Neuer Ansatz für leistungsfähigere Chips

In den vergangenen Jahren ist das Moore’sche Gesetz, das die Halbleiterindustrie mehr als fünf Jahrzehnte lang geprägt hat, zunehmend an physikalische Grenzen gestoßen. Gleichzeitig nehmen die wirtschaftlichen Vorteile weiter ab. Die globale Industrie steht damit vor immer größeren Herausforderungen: Die geometrische Skalierung von Transistoren verlangsamt sich, während die Kostenvorteile pro Transistor weiter schwinden. Um der stark wachsenden Nachfrage nach Rechenleistung langfristig gerecht zu werden, braucht die Branche daher neue, nachhaltige Entwicklungswege jenseits traditioneller Prozessgrenzen. Genau hier setzt das Tau-Scaling-Gesetz an.

Auf Basis dieses Gesetzes hat Huawei zentrale Innovationstechnologien wie LogicFolding entwickelt und einen mehrstufigen Co-Optimierungsmechanismus etabliert. Dieser umfasst Halbleiterbauelemente, Schaltungen, Chips und Systeme. Ziel ist es, die Zeitkonstante τ systematisch zu verkürzen und dadurch Leistung, Energieeffizienz und Transistordichte auf allen Ebenen zu steigern:

Auf Bauelementebene: Widerstand und parasitäre Kapazität von Transistoren und Verbindungen werden optimiert, um die Zeitkonstante τ auf Bauelementebene in der zugrunde liegenden physikalischen Schicht zu minimieren.

Auf Schaltungsebene: Die LogicFolding-Architektur durchbricht die physischen Grenzen traditioneller Schaltungslayouts. Dadurch werden kritische Signalwege deutlich verkürzt, die resistive und kapazitive Last der Signalübertragung effektiv reduziert und letztlich Transistordichte sowie Schaltungsleistung verbessert.

Auf Chipebene: Durch ein Full-Stack-koordiniertes Design von Software, Architektur und Silizium wird eine feingranulare, Workload-gesteuerte Steuerung von Befehls- und Datenflüssen ermöglicht. Das erhöht Parallelität und Effizienz auf Systemebene und reduziert die End-to-End-Ausführungszeit erheblich.

Auf Systemebene: Mit UnifiedBus werden Interconnect-Protokolle für Rechensysteme neu definiert. Ziel sind eine einheitliche Speicheradressierung und native Speichersemantik für SuperPoDs, wodurch die Kommunikationslatenz auf Systemebene deutlich sinkt.

In ihrer Keynote ging He Tingbo auch darauf ein, wie Huawei das Tau-Scaling-Gesetz bei Smartphones und im KI-Computing einsetzt. In den vergangenen sechs Jahren hat HUAWEI auf dieser Grundlage 381 Chips entwickelt und in Serie produziert, die in verschiedensten Branchen, Sektoren und Märkten zum Einsatz kommen. Die für Herbst 2026 geplanten Kirin-Chips werden erstmals die LogicFolding-Architektur nutzen und damit eine deutliche Leistungssteigerung ermöglichen. Bis 2031 sollen die von HUAWEI auf Basis des Tau-Scaling-Gesetzes entwickelten High-End-Chips eine Transistordichte erreichen, die 14-Å-Prozessen beziehungsweise 1,4 nm entspricht.

Mit Blick auf die Zukunft betonte He Tingbo: „Wir sind überzeugt, dass Offenheit und Zusammenarbeit entscheidend sind, um den kontinuierlichen Fortschritt in der Halbleiterindustrie voranzutreiben. Kein einzelnes Unternehmen kann auf dem Weg der Halbleiterevolution alle Antworten allein finden. Mit dem Tau-Scaling-Gesetz freuen wir uns darauf, eng mit Wissenschaftler:innen, Ingenieur:innen und Industriepartnern auf der ganzen Welt zusammenzuarbeiten, um die nachhaltige Entwicklung der Halbleiter- und Elektronikindustrie voranzutreiben.“